Практическая работа «Исследование работы дешифратора»

Практическая работа №9

«Исследование работы дешифратора»

Цель работы:  познакомиться с принципами построения и работой дешифраторов на базе логических элементов.

Теоретические сведения.

Дешифраторы

Дешифратор (decoder) это логическая схема с несколькими входами и несколькими выходами, которая преобразует кодированные входные сигналы в кодированные выходные сигналы, причем входной и выходной коды различны. Входной код обычно имеет меньшее число разрядов, чем выходной, и между входным и выходным кодовыми словами имеется взаимно-однозначное соответствие.

В общем случае дешифратор имеет n однофазных входов и m выходов, где n -разрядность

дешифруемого кода. Дешифратора с числом выходов 2n m = называется полным.

Существуют следующие классификации дешифраторов:

· по способу структурной организации:

§ одноступенчатые,

§ многоступенчатые,

· по формату входного кода:

§ двоичные,

§ двоично-десятичные,

· по разрядности дешифруемого кода:

§ 2-разрядные,

§ 3-разрядные,

§ и т.д.

· по форме подачи входного кода:

§ с однофазными входами,

§ с парафазными входами,

· по количеству входов:

§ полные дешифраторы,

§ неполные дешифраторы,

· по типу используемых логических элементов:

§ И-НЕ,

§ ИЛИ-НЕ,

§ И-ИЛИ-НЕ.

В схему дешифраторов встраиваются один или два стробирующих (разрешающих) входа W , с помощью которых определяется момент срабатывания дешифратора. Кроме того сигналы W могут быть использованы для наращивания разрядности входного кода. На практике из n входов и  m выходов называется «из n в m ».

Многоступенчатые дешифраторы

Принцип построения многоступенчатых дешифраторов состоит в последовательном разбиении входного многоразрядного кода для получения в каждой группе двух-трех разрядов. После этого многоступенчатая схема дешифратора изображается в виде соединения ряда линейных схем.

Рис. 1. Примеры разбиения входного дешифруемого кода на группы.

Дешифратор преобразует код на его входах в сигнал только на одном из выходов. Часто применяется для преобразования двоичного кода в десятичный. Таблица истинности и обозначение показаны на рисунке.

Рис. 2. Примеры схема дешифратора и таблица истинности.

Математическая запись работы дешифратора следующая:

Для его реализации необходимы логические элементы «НЕ» и «И».

 Рассмотрим подробнее функцию дешифратора.

В стандартные серии входят дешифраторы на 4 выхода (2 разряда входного кода), на 8 выходов (3 разряда входного кода) и на 16 выходов (4 разряда входного кода). Они обозначаются соответственно как 2–4, 3–8, 4–16. Различаются микросхемы дешифраторов входами управления (разрешения/запрета выходных сигналов), а также типом выхода: 2С или ОК. Выходные сигналы всех дешифраторов имеют отрицательную полярность. Входы, на которые поступает входной код, называют часто адресными входами. Обозначают эти входы 1, 2, 4, 8, где число соответствует весу двоичного кода (1 — младший разряд, 2 — следующий разряд и т.д.), или А0, А1, А2, А5. В отечественных сериях микросхемы дешифраторов обозначаются буквами ИД. На рис. 3 показаны три наиболее типичных микросхемы дешифраторов.

Рис. 3. Примеры микросхем дешифраторов

Код на входах 1, 2, 4, 8 определяет номер активного выхода (вход 1 соответствует младшему разряду кода, вход 8 — старшему разряду кода). Входы разрешения С1, С2, С3 объединены по функции И и имеют указанную на рисунке полярность. Для примера в табл. 5.1 приведена таблица истинности дешифратора ИД7 (3—8). Существуют и дешифраторы 4–10 (например, ИД6), которые обрабатывают не все возможные 16 состояний входного кода, а только первые 10 из них.

Первые три строки таблицы соответствуют запрету выходных сигналов. Разрешением выхода будет единица на входе С1 и нули на входах С2 и С5. Символ ―Х‖ обозначает безразличное состояние данного входа (неважно, нуль или единица). Нижние восемь строк соответствуют разрешению выходных сигналов. Номер активного выхода (на котором формируется нулевой сигнал) определяется кодом на входах 1, 2, 4, причем вход 1 соответствует младшему разряду кода, а вход 4 — старшему разряду кода.

Наиболее типичное применение дешифраторов состоит именно в дешифрировании входных кодов, при этом входы С используются как стробирующие, управляющие сигналы. Номер активного (то есть нулевого) выходного сигнала показывает, какой входной код поступил. Если нужно дешифровать код с большим числом разрядов, то можно объединить несколько микросхем дешифраторов (пример показан на рис.4).

Рис. 4. Увеличение количества разрядов дешифратора

Модель схемы дешифратора

Микросхема логики TTL 74155 является полным аналогом ИМС К155ИД4 (с которой вы будете иметь дело в практической реализации).

ИМС К155ИД4 содержит два дешифратора 2→4 с объединѐнными адресными входами А и B и раздельными входами стробирования С и G (см. рис.6).

Рис. 6 – УГО К155ИД4

Разрешающей комбинацией для одного дешифратора является наличие лог. «0» на обоих входах системы  0 E , а для другого – лог. «1» на одном и лог. «0» на другом входе схемы 0 E .

Сборка дешифратора на беспаичной макетной плате

Постановка задачи:

Необходимо собрать схему дешифратора, подавая на входы различные комбинации сигналов, проверить соответствие таблице переключений выходных сигналов для этих схем.

Порядок выполнения работы.

1.      Изучить теоретические сведения о дешифраторе.

2.      Отобразить в рабочих тетрадях схему дешифратора и таблицу переключений.

3.      Начертить в схемном редакторе схему проверить работу устройства.

Варианты  заданий.

1. Исследование линейного двухвходового дешифратора.

1. Соберите схему линейного двухвходового дешифратора на элементах И-НЕ. Входные сигналы подавайте с выхода счетчика, построенного на JK-триггерах. Наблюдайте сигналы на выходе.

2. Постройте таблицу истинности дешифратора.

A0	A1	F0	F1	F2	F3

3. Увеличивая частоту, наблюдайте, что происходит в работе дешифратора.

4. Рассмотрите схему, изображенную на рисунке. Здесь используется линия задержки из трех элементов для того, чтобы разрешающий сигнал пришел на все элементы И-НЕ в тот момент, когда на них уже будут сформированы правильные сигналы.

5. Наблюдайте сигналы на выходе.

6. Определите  с помощью осциллографа время задержки.

Задание 2.

По таблице истинности построить принципиальную  схему дешифратора.

Входы				Выходы
8	4	2	1	a	b	c	d	e	f	g
0	0	0	0	0	0	0	0	0	0	1
0	0	0	1	1	0	0	1	1	1	1
0	0	1	0	0	0	1	0	0	1	0
0	0	1	1	0	0	0	0	1	1	0
0	1	0	0	1	0	0	1	1	0	0
0	1	0	1	0	1	0	0	1	0	0
0	1	1	0	0	1	0	0	0	0	0
0	1	1	1	0	0	0	1	1	1	1
1	0	0	0	0	0	0	0	0	0	0
1	0	0	1	0	0	0	0	1	0	0

Пример.

 Таблица истинности десятичного дешифратора.

Входы				Выходы
8	4	2	1	0	1	2	3	4	5	6	7	8	9
0	0	0	0	1	0	0	0	0	0	0	0	0	0
0	0	0	1	0	1	0	0	0	0	0	0	0	0
0	0	1	0	0	0	1	0	0	0	0	0	0	0
0	0	1	1	0	0	0	1	0	0	0	0	0	0
0	1	0	0	0	0	0	0	1	0	0	0	0	0
0	1	0	1	0	0	0	0	0	1	0	0	0	0
0	1	1	0	0	0	0	0	0	0	1	0	0	0
0	1	1	1	0	0	0	0	0	0	0	1	0	0
1	0	0	0	0	0	0	0	0	0	0	0	1	0
1	0	0	1	0	0	0	0	0	0	0	0	0	1

Принципиальная схема  десятичного дешифратора.

Отчет должен содержать:

1.      Краткая теоретическая часть.

2.      Этапы выполнения работы.

3.       Выводы о проделанной работе.

Контрольные вопросы

1.  Что такое дешифратор?

2. Для чего нужны дешифраторы?

3. Какие классификации дешифраторов вы знаете?

4. При решении, каких задач цифровой техники используются дешифраторы?

5.Составить схему дешифратора на два входа и четыре выхода.