Добавить материал и получить бесплатное свидетельство о публикации в СМИ
Эл. №ФС77-60625 от 20.01.2015

Опубликуйте свой материал в официальном Печатном сборнике методических разработок проекта «Инфоурок»

(с присвоением ISBN)

Выберите любой материал на Вашем учительском сайте или загрузите новый

Оформите заявку на публикацию в сборник(займет не более 3 минут)

+

Получите свой экземпляр сборника и свидетельство о публикации в нем

Инфоурок / Информатика / Презентации / Презентация по информатике на тему"Логические основы построения компьютера"
ВНИМАНИЮ ВСЕХ УЧИТЕЛЕЙ: согласно Федеральному закону № 313-ФЗ все педагоги должны пройти обучение навыкам оказания первой помощи.

Дистанционный курс "Оказание первой помощи детям и взрослым" от проекта "Инфоурок" даёт Вам возможность привести свои знания в соответствие с требованиями закона и получить удостоверение о повышении квалификации установленного образца (180 часов). Начало обучения новой группы: 24 мая.

Подать заявку на курс
  • Информатика

Презентация по информатике на тему"Логические основы построения компьютера"

библиотека
материалов
Базовые логические элементы Базовые логические элементы реализуют рассмотренн...
Логический элемент «И» На входы А и В логического элемента подаются два сигна...
Логический элемент «ИЛИ» На входы А и В логического элемента подаются два сиг...
Логический элемент «НЕ» На вход А логического элемента подается сигнал 0 или...
Сумматор двоичных чисел В целях максимального упрощения работы компьютера все...
Полный одноразрядный сумматор Полный одноразрядный сумматор должен иметь три...
Многоразрядный сумматор Многоразрядный сумматор процессора состоит из полных...
Формула для вычисления суммы Форма переноса получает следующий вид: P = (A &...
Триггер ИЛИ НЕ ИЛИ НЕ S(1) 1 0 1 0 0 1 R Q В обычном состоянии на выходы триг...
14 1

Описание презентации по отдельным слайдам:

№ слайда 1 Базовые логические элементы Базовые логические элементы реализуют рассмотренн
Описание слайда:

Базовые логические элементы Базовые логические элементы реализуют рассмотренные выше три основные логические операции: Логический элемент «И»-логическое умножение Логический элемент «ИЛИ»-логическое сложение Логический элемент «НЕ»-инверсию сл план вывод

№ слайда 2 Логический элемент «И» На входы А и В логического элемента подаются два сигна
Описание слайда:

Логический элемент «И» На входы А и В логического элемента подаются два сигнала (00, 01, 10 или 11).На выходе получается сигнал 0 или 1 в соответствии с таблицей истинности операции логического умножения А (0,0,1,1) В (0,1,0,1) И F(0,0,0,1) сл пр план вывод

№ слайда 3 Логический элемент «ИЛИ» На входы А и В логического элемента подаются два сиг
Описание слайда:

Логический элемент «ИЛИ» На входы А и В логического элемента подаются два сигнала (00, 01, 10 или 11).На выходе получается сигнал 0 или 1 в соответствии с таблицей истинности операции логического сложения ИЛИ А (0,0,1,1) В (0,1,0,1) F (0,1,1,1) сл пр план вывод

№ слайда 4 Логический элемент «НЕ» На вход А логического элемента подается сигнал 0 или
Описание слайда:

Логический элемент «НЕ» На вход А логического элемента подается сигнал 0 или 1.На выходе получается сигнал 0 или 1 в соответствии с таблицей истинности инверсии НЕ А (0,1) F (1,0) сл пр план вывод

№ слайда 5 Сумматор двоичных чисел В целях максимального упрощения работы компьютера все
Описание слайда:

Сумматор двоичных чисел В целях максимального упрощения работы компьютера все многообразия математических операций в процессоре сводится к сложению двоичных чисел. Поэтому главной частью процессора являются сумматоры , которые как раз и обеспечивают такое сложение сл пр план вывод

№ слайда 6 Полный одноразрядный сумматор Полный одноразрядный сумматор должен иметь три
Описание слайда:

Полный одноразрядный сумматор Полный одноразрядный сумматор должен иметь три выхода: A , B – слагаемые и Р – перенос из младшего разряда и два выхода: сумму S и перенос P сл пр план вывод

№ слайда 7 Многоразрядный сумматор Многоразрядный сумматор процессора состоит из полных
Описание слайда:

Многоразрядный сумматор Многоразрядный сумматор процессора состоит из полных одноразрядных сумматоров. На каждый разряд ставится одноразрядный сумматор, причем Выход (перенос) сумматора младшего разряда подключается ко входу сумматора старшего разряда сл пр план вывод

№ слайда 8 Формула для вычисления суммы Форма переноса получает следующий вид: P = (A &
Описание слайда:

Формула для вычисления суммы Форма переноса получает следующий вид: P = (A & B) v (A & P) v (B & P) Умножить на инвертированный перенос Р: S = (A v B v P) & P Данное логическое выражения дает правильное значения суммы во всех случаях , кроме одного , когда на все входные логически переменные принимают значение 1. Действительно: P = (1 & 1) v (1 & 1) v (1 & 1) = 1 S = (1 v1 v 1) & P =1 & 0 = 0 сл пр план вывод

№ слайда 9 Триггер ИЛИ НЕ ИЛИ НЕ S(1) 1 0 1 0 0 1 R Q В обычном состоянии на выходы триг
Описание слайда:

Триггер ИЛИ НЕ ИЛИ НЕ S(1) 1 0 1 0 0 1 R Q В обычном состоянии на выходы триггера подан 0,и триггер хранит 0. Для записи 1 на Вход s (установочный) подается сигнал 1. Последовательно рассмотрев прохождение Сигнала по схеме , видим, что триггер переходит в это состояние и будет устойчиво Находиться в нем и после того, как есть с выхода триггера Q можно считать 1. сл пр план вывод

№ слайда 10
Описание слайда:

№ слайда 11
Описание слайда:

№ слайда 12
Описание слайда:

№ слайда 13
Описание слайда:

№ слайда 14
Описание слайда:

Краткое описание документа:

В данной презентации рассмотрены основные логические элементы:1. Логический элемент "И"- логическое умножение 2. Логический элемент "ИЛИ"- логическое сложение 3.Логический элемент "НЕ"- инверсия. Рассмотрена  процедцра работы сумматоров двоичных чисел, выполняющих двоичное сложение, полусумматоров двоичных чисел, полного одноразрядного сумматора, многоразрядного сумматора. Рассмотрена технология работы формулы для вычисления суммы. Освещен принцип работы тригерра.В обычном состоянии на выходы триггера подан 0,и триггер хранит 0. Для записи 1 на

Вход s (установочный) подается сигнал 1. Последовательно рассмотрев прохождение

Сигнала по схеме , видим, что триггер переходит в это состояние и будет устойчиво

Находиться в нем и после того, как есть с выхода триггера Q можно считать 1.

 
Автор
Дата добавления 30.10.2014
Раздел Информатика
Подраздел Презентации
Просмотров418
Номер материала 105546
Получить свидетельство о публикации

Выберите специальность, которую Вы хотите получить:

Обучение проходит дистанционно на сайте проекта "Инфоурок".
По итогам обучения слушателям выдаются печатные дипломы установленного образца.

ПЕРЕЙТИ В КАТАЛОГ КУРСОВ

Похожие материалы

Включите уведомления прямо сейчас и мы сразу сообщим Вам о важных новостях. Не волнуйтесь, мы будем отправлять только самое главное.
Специальное предложение
Вверх