• 

  1 слайд

  Презентация
  Выполнено обучающимся группы №23 «Электромонтер по ремонту и обслуживанию электрооборудования»
  Исаковым.Д.К
  Преподаватель : Третьякова.Т.И
  

• 

  2 слайд

  Тема: «Логические основы устройства компьютера»
  

• 

  3 слайд

  План:
  Базовые логические элементы
  Логический элемент «И»-логическое умножение
  Логический элемент «ИЛИ»-логическое сложение
  Логический элемент «НЕ»-инверсию
  Сумматор двоичных чисел
  Полусумматор
  Полный одноразрядный сумматор
  Многоразрядный сумматор
  Формула для вычисления суммы
  Триггер
  Вывод
  
  
  
  

• 

  4 слайд

  Базовые логические элементы
  Базовые логические элементы реализуют рассмотренные выше три основные логические операции:
  Логический элемент «И»-логическое умножение
  Логический элемент «ИЛИ»-логическое сложение
  Логический элемент «НЕ»-инверсию
  сл
  план
  вывод
  

• 

  5 слайд

  Логический элемент «И»
  На входы А и В логического элемента подаются два сигнала (00, 01, 10 или 11).На выходе получается сигнал 0 или 1 в соответствии с таблицей истинности операции логического умножения
  А (0,0,1,1)
  В (0,1,0,1)
  И
  F(0,0,0,1)
  сл
  пр
  план
  вывод
  

• 

  6 слайд

  Логический элемент «ИЛИ»
  На входы А и В логического элемента подаются два сигнала (00, 01, 10 или 11).На выходе получается сигнал 0 или 1 в соответствии с таблицей истинности операции логического сложения
  ИЛИ
  А (0,0,1,1)
  В (0,1,0,1)
  F (0,1,1,1)
  сл
  пр
  план
  вывод
  

• 

  7 слайд

  Логический элемент «НЕ»
  На вход А логического элемента подается сигнал 0 или 1.На выходе получается сигнал 0 или 1 в соответствии с таблицей истинности инверсии
  НЕ
  А (0,1)
  F (1,0)
  сл
  пр
  план
  вывод
  

• 

  8 слайд

  Сумматор двоичных чисел
  В целях максимального упрощения работы компьютера все многообразия математических операций в процессоре сводится к сложению двоичных чисел. Поэтому главной частью процессора являются сумматоры , которые как раз и обеспечивают такое сложение
  сл
  пр
  план
  вывод
  

• 

  9 слайд

  Полусумматор двоичных чисел
  И
  ИЛИ
  НЕ
  И
  A
  B
  A&B
  A&B
  A&B
  (A B)&(A&B)
  сл
  пр
  план
  вывод
  

• 

  10 слайд

  Полный одноразрядный сумматор
  Полный одноразрядный сумматор должен иметь три выхода: A , B – слагаемые и Р – перенос из младшего разряда и два выхода: сумму S и перенос P
  сл
  пр
  план
  вывод
  

• 

  11 слайд

  Формула для вычисления суммы
  
  Форма переноса получает следующий вид:
  P = (A & B) v (A & P) v (B & P)
  Умножить на инвертированный перенос Р:
  S = (A v B v P) & P
  Данное логическое выражения дает правильное значения суммы во всех случаях , кроме одного , когда на все входные логически переменные принимают значение 1. Действительно:
  P = (1 & 1) v (1 & 1) v (1 & 1) = 1
  S = (1 v1 v 1) & P =1 & 0 = 0
  сл
  пр
  план
  вывод
  

• 

  12 слайд

  Многоразрядный сумматор
  Многоразрядный сумматор процессора состоит из полных одноразрядных сумматоров. На каждый разряд ставится одноразрядный сумматор, причем
  Выход (перенос) сумматора младшего разряда подключается ко входу сумматора старшего разряда
  сл
  пр
  план
  вывод
  

• 

  13 слайд

  Триггер
  ИЛИ
  НЕ
  ИЛИ
  НЕ
  S(1)
  1
  0
  1
  0
  0
  1
  R
  Q
  В обычном состоянии на выходы триггера подан 0,и триггер хранит 0. Для записи 1 на
  Вход s (установочный) подается сигнал 1. Последовательно рассмотрев прохождение
  Сигнала по схеме , видим, что триггер переходит в это состояние и будет устойчиво
  Находиться в нем и после того, как есть с выхода триггера Q можно считать 1.
  сл
  пр
  план
  вывод
  

• 

  14 слайд

  Вывод
  В данной работе рассмотрены особенности логических основ устройства компьютера
  пр
  план
  

Краткое описание материала