Наименование разделов и тем
|
Содержание учебного материала,
лабораторные и практические работы, самостоятельная работа обучающихся
|
Объем часов
|
Уровень
освоения
|
1
|
2
|
3
|
4
|
Раздел
1. Базовые
понятия и основные принципы построения архитектур вычислительных систем
|
12
|
|
Тема 1.1.
Структура ЭВМ и вычислительных систем (ВС)
|
Содержание учебного материала
|
2
|
1
|
Основные характеристики ЭВМ. Производительность
ЭВМ. Разрядность обрабатываемой информации. Организация компьютерных систем.
Структура компьютера. Процессор. Основная память. Устройства ввода-вывода.
Тракт данных: регистры, арифметико-логическое устройство. Структура фон
Неймана. Понятие шины. Магистральный принцип построения ЭВМ, ЭВМ с
электронным коммутатором.
|
1
|
Тема 1. 2 Типы данных
|
Содержание учебного материала
|
2
|
|
1
|
Типы данных: числовые,
нечисловые. Числовые данные в двоичной системе счисления со знаком, без
знака, целые, с плавающей точкой. Символьные коды ASCII, UNICODE
|
1
|
Практическое занятие
|
2
|
|
1
|
Системы счислений
|
Тема 1.3 Типы команд
|
Содержание учебного материала
|
2
|
1
|
. Основной состав команд ЭВМ. Команды перемещения
данных. Арифметические команды. Бинарные и унарные команды. Условные
переходы. Команды ввода- вывода. Система команд ЭВМ. Типы команд. Система
команд ЭВМ. Типы команд
|
2
|
Практические занятия
|
4
|
|
1
|
Арифметические операции над
данными
|
2
|
Логические операции
|
Самостоятельная работа обучающихся: работа с
конспектом, оформление практической работы
|
6
|
Раздел
2. Типы вычислительных систем и их архитектурные особенности
|
8
|
|
Тема 2.1. Многоуровневая организация ЭВМ и ВС
|
Содержание учебного материала
|
4
|
|
1
|
Уровень физических устройств, цифровой логический
уровень. Классификация процессоров в зависимости от набора команд. RISC- процессоры с ограниченным набором команд. CISC - процессоры с полным набором команд VLIW-процессоры
со сверхбольшим командным словом. MISC-процессоры с минимальным набором системы команд.
|
1
|
2
|
Микроархитектурный уровень (локальная память,
АЛУ), работа тракта данных, микропрограммное управление. Уровень архитектуры
команд, система команд. Уровень операционной системы - гибридный уровень с
использованием операционной системы (интерпретатор) и аппаратным
обеспечением. Уровень ассемблера - язык низкого уровня, транслятора,
отражающего реальные физические (аппаратные) средства. Эквивалентность
программного и аппаратного обеспечения. Критерии раздела функций аппаратного
и программного обеспечения: стоимость, частота, быстродействие, надежность и
компьютерные технологии.
|
Тема 2.2. Основные принципы организации и работы
ЭВМ и ВС
|
Содержание учебного материала
|
4
|
|
1
|
Центральный процессор: назначение и состав. Блок
управления, арифметикологическое устройство, регистровая память, счетчик
команд, регистр команд. Назначение каждого блока, связь между ними. Принципы
фон Неймана и гарвардская архитектура. Выполнение команд:
выборка-декодирование-исполнение.
|
1
|
2
|
Аппаратный способ выполнения команд с
использованием устройств управления (жесткая логика) и программный способ
(интерпретация, микропрограммное управление). Сравнительный анализ. Состав
устройства управления (УУ) с «жесткой логикой». Принцип микропрограммного
управления.
|
Самостоятельная работа
обучающихся: работа с конспектом
|
7
|
|
Раздел
3. Организация и принцип работы основных логических блоков компьютерных
систем
|
64
|
|
Тема 3.1 Структура и характеристики памяти ЭВМ
|
Содержание учебного материала
|
2
|
1
|
Память: назначение, характеристики,
классификация. . Иерархическая структура памяти. Регистровая память,
кэш-память, оперативная память (ОП), внешняя память. Виртуальная, физическая
и логическая память. Страничная организация памяти Адресуемая ячейка памяти
|
2
|
Практические занятия
|
6
|
|
1
|
Изучение системной платы intel x86
|
2
|
Работа с оперативной памятью.
Способы адресации ОП
|
3
|
Исследование устройства и
работы памяти DRAM
|
Тема 3.2.
Постоянные
запоминающие
устройства
(ПЗУ,ROM,CMOS)
|
Содержание учебного материала
|
6
|
1
|
Назначение ПЗУ. Принцип хранения информации в
ПЗУ. Режимы работы ПЗУ: запись, хранение, считывание, стирание. Классификация
ПЗУ в зависимости от технологии изготовления, способа записи, хранения и
стирания информации. Информация хранимая в ПЗУ
|
2
|
2
|
Назначение CMOS. Принцип хранения информации в CMOS. Режимы работы CMOS: запись,
хранение, считывание, стирание.
|
3
|
Исследование устройства и
работы памяти CMOS
|
Тема 3.3 Физическая структура
микропроцессора
|
Содержание учебного материала
|
4
|
1
|
Физическая структура микропроцессора (МП): ядро
МП, исполняющий модуль, АЛУ целочисленной арифметики, регистры, блок АЛУ с
плавающей точкой, кэш чисел и команд, блоки декодирования инструкций, их
спекулятивного исполнения и предсказания ветвлений, интерфейсные шины и связь
с системной шиной. Функциональные части МП.
|
1
|
2
|
Интерфейсная часть: адресные
регистры МПП, блок регистров команд, регистры памяти для хранения кодов
команд, схемы управления шинами и портами.
|
|
|
Практическое занятие
|
2
|
|
1
|
Работа с оперативной памятью.
Определение физических, логических адресов и объём памяти.
|
Тема 3.4
Устройство
управления
|
Содержание учебного материала
|
6
|
1
|
Устройство управления: функциональная схема,
назначение основных узлов. Состав УУ: регистр команд (РК), дешифратор
операций, ПЗУ микропрограмм, узел формирования адреса, внутренняя
интерфейсная шина данных, адреса, инструкций.
|
1
|
2
|
Процессор, микропроцессор и их функции. Основы
программирования микропроцессора: выбор и дешифрация команд из основной
памяти (ОП), выбор данных из регистров общего назначения и микропроцессорной
памяти, обработка данных и их запись в ОП (регистры), выработка управляющих
сигналов, выбор очередной команды и т.п. Связь между отдельными блоками при
обработке данных.
|
3
|
Характеристики процессора (микропроцессора).
Тактовая частота задающего генератора, системной шины и шины данных.
Разрядность МП; разрядность адресной шины (адресное пространство).
Кэш-память: кэш-память первого уровня (L1), встроенная, и кэш-память второго уровня (L2), выносная.
|
Тема 3.5 Арифметико-логическое
устройство (АЛУ)
|
Содержание учебного материала
|
6
|
|
1
|
АЛУ: назначение,
характеристики, состав. Регистры, сумматор, контроллер (блок управления
операциями).
|
1
|
2
|
Общие принципы выполнения основных операций в
АЛУ: сложение, вычитание, умножение, деление.
|
|
3
|
Микрооперации, набор микроопераций для каждого
кода операций. Цикличность в процессе выполнения операций
|
|
|
Тема 3.6 Обработка информации
в процессоре
|
Содержание учебного материала
|
4
|
|
1
|
Микропроцессорная память: назначение, состав.
Универсальные регистры (регистры общего назначения). Сегментные регистры.
Регистры смещения. Регистры флагов
|
1
|
2
|
Обработка информации в
процессоре. Понятие рабочего цикла, рабочего такта. Выполнение одно-, двух-,
трехадресных команд в составе ядра ЭВМ.
|
Практическое занятие
|
2
|
|
1
|
Определение состояния флагов
|
Тема 3.7
Интерфейсная
часть
микропроцессора
|
Содержание учебного материала
|
4
|
1
|
Интерфейсная часть МП: назначение и состав. Порты
ввода-вывода, адресные регистры микропрограммной памяти (МПП), узел
формирования адреса, блок регистров команд, внутренняя интерфейсная шина
микропроцессора (МП)
|
|
|
2
|
Схемы управления шиной и
портами ввода-вывода. Функции всех узлов. Общие понятия организации работы с
устройствами ввода-вывода.
|
Практическое занятие
|
2
|
|
1
|
Работа с оперативной памятью. Определение емкости
мк/сх и местонахождения данных в памяти
|
Тема 3.8.
Основы
программирования
процессора
|
Содержание учебного материала
|
|
1
|
Основные команды процессора: арифметические и
логические команды, команды перемещения, сдвига, сравнения, команды условных
и безусловных переходов, команды ввода-вывода.
|
6
|
1
|
2
|
Подпрограммы. Виды и обработка прерываний.
|
|
3
|
Этапы компиляции исходного кода в машинные коды и
способы отладки. Использование отладчиков.
|
|
|
Тема 3.9 Организация процесса ввода- вывода
|
Содержание учебного материала
|
8
|
|
1
|
Логическая структура
современного персонального компьютера с одной, несколькими шинами для
подключения устройств ввода-вывода.
|
1
|
2
|
Интерфейс, системная шина. Характеристики
системной шины: разрядность, тактовая частота, пропускная способность. Шины
расширения. Локальные шины. Периферийные шины.
|
3
|
Контроллеры: назначение и
способы подключения. Прямой доступ к памяти, прерывания. Арбитраж шины.
|
4
|
Подключение основных устройств
ввода-вывода к ПК
|
Практическое занятие
|
6
|
|
1
|
Исследование и установка параметров системных
ресурсов контроллеров внешних устройств
|
2
|
Исследование параллельной передачи
данных
|
3
|
Исследование последовательной
передачи данных
|
Самостоятельная работа
обучающихся: работа с конспектом, оформление практических и лабораторных
работ
|
20
|
Раздел
4. Процессы обработки информации на всех уровнях компьютерных архитектур
|
18
|
|
Тема 4.1. Архитектура вычислительных систем
|
Содержание учебного материала
|
6
|
1
|
Архитектура ЭВМ параллельного действия:
назначение и характеристики. Понятия потока команд и потока данных.
Классификация ВС в зависимости от числа потоков команд и данных: ОКОД (SISD), ОКМД (SIMD), МКОД (MISD), МКМД (MIMD).
|
1
|
2
|
ЭВМ с совместно используемой памятью:
особенности, назначение. Архитектура многопроцессорных ВС с разными способами
реализации памяти совместного использования: однородного доступа к памяти (UMA), неоднородного
доступа к кэш-памяти (COMA). Сравнительные характеристики, аппаратные и
программные особенности.
|
3
|
Многомашинные ВС. Архитектура ВС с массовым
параллелизмом (MPP) - суперЭВМ. Архитектура сети рабочих станций (NDW) и
кластера рабочих станций (COW). Назначение, характеристики, особенности ВС.
Высокоскоростная сеть сообщений; производительность процессора ввода-вывода;
отказоустойчивость и др. Примеры систем МРР
|
Тема 4.2 Способы повышения быстродействия ЭВМ и
ВС
|
Содержание учебного материала
|
8
|
|
1
|
Основные принципы RISC процессоров:
одновременное выполнение большого числа команд аппаратным обеспечением.
Параллелизм на разных уровнях: микроопераций, команд, мелких и крупных
структурных компонентов.
|
2
|
2
|
Аппаратные и программные способы повышения
быстродействия. Декодирование команд с определением ресурсов, необходимых для
их выполнения Конвейеризация, буфер выборки с упреждением. Суперскалярная
архитектура. Векторные компьютеры и др
|
3
|
. Использование регистровой
памяти при выполнении команд микропроцессором (не менее 32 регистров).
|
4
|
Работа памяти только по
командам загрузки (LOAD) и хранения (STORE). Параллелизм
на уровне команд, на уровне процессоров.
|
|
|
Практическое занятие
|
4
|
|
1
|
Установка конфигурации ПЭВМ
(часть 1)
|
|
2
|
Установка конфигурации ПЭВМ (часть 2)
|
|
|
Самостоятельная работа
обучающихся: работа с конспектом, оформление практических и лабораторных
работ
|
43
|
Консультации
|
8
|
|
Всего:
|
153
|
|
|
|
|
|
|
|
|
|
Оставьте свой комментарий
Авторизуйтесь, чтобы задавать вопросы.